 |
| 65nmプロセス70MビットSRAMのダイ写真 |
65nmプロセス技術によるトランジスタのゲート（トランジスタのオン/オフを切り替えるスイッチ）の長さは35nmになり、現行の90nmプロセス技術で製造されるトランジスタのゲート長に比べ、約30％小さくなる。1nmは1mの10億分の1。
 |
| 65nmプロセス技術で製造する予定の半導体量産開発施設「D1D」（米オレゴン州ヒルズボロ） |
同社の歪みシリコン技術は、90nmプロセス技術で初めて採用され、65nmプロセス技術ではさらに強化されているという。2代目となる今回の歪みシリコン技術では、発熱の増加につながるリーク電流を増やさずにトランジスタ性能を10〜15％向上しており、65nmトランジスタのリーク電流は90nmトランジスタの4分の1に抑えられる。
また、65nmプロセスでは、8層（銅配線）のインターコネクトと絶縁材料「low-k」を採用し、チップ内の信号スピードの向上と消費電力の低減を実現。さらに、SRAM内の利用されていない大容量ブロックへの電流を遮断する技術「スリープトランジスタ」を実装している。
 |
| 8層（銅配線）のインターコネクト |
